EUROPEAN PATENT OFFICE

Patent Abstra ts of Japan

PUBLICATION NUMBER

03128673

PUBLICATION DATE

31-05-91

APPLICATION DATE

12-10-89

APPLICATION NUMBER

01265735

APPLICANT: KOUFU NIPPON DENKI KK;

INVENTOR: HARADA HISATSUGU:


INT.CL.

H02M 3/28 H02M 3/335 H03K 17/687

H03K 17/691

TITLE

: DC-DC CONVERTER



ABSTRACT :

PURPOSE: To reduce the stress of a transistor, and to prevent noises by installing an inductance element in series between the secondary side winding of a drive transformer and the control electrode of a MOS transistor for switching.

CONSTITUTION: MOS transistors 4, 5 for switching are supplied with the pulse- shaped ACs of a DC-AC conversion section 1 by a drive transformer 2, and load is supplied with the power of a DC power 8 through a transformer 9 and a rectifier circuit 3. Inductance elements 23, 24 are inserted among the secondary windings 21, 22 of the drive transformer 2 and the gates of the transistors 4, 5. When the transistors 4, 5 are turned ON simultaneously, the rise time delay of voltage among the gates and sources of these transistors is lengthened, and the output capacitance of transistors 6, 7 at the time of OFF is charged during that time. Accordingly, spiky current peak values at the time of the rise of the drain and source currents of the transistors 4, 5 at the time of OFF are reduced.

COPYRIGHT: (C)1991, JPO&Japio

⑱ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A) 平3-128673

@Int. Cl. 3 H 02 M

識別記号

庁内整理番号 :

@公開 平成3年(1991)5月31日

H 03 K 17/691 SE

H 03 K 17/687

E

審査請求 未請求 請求項の数 2 (全4頁)

60発明の名称

DC-DCコンパータ

願 平1-265735 ②特

顧 平1(1989)10月12日

明 H

山梨県甲府市丸の内1丁目17番14号 甲府日本電気株式会

甲府日本電気株式会社 勿出 願 人

山梨県甲府市大津町1088-3

79代 理 人 弁理士 柳川

1. 発明の名称

DC-DCコンバータ

2. 特許請求の範囲

(1) 直流電圧を変換して得られたパルス状の 交流電圧により交互にオンオフ制御される少なく とも一対のMOSトランジスタと、前記MOSト ランジスタの制御電極に罰記パルス状の交流電圧 を供給するドライブトランスと、前記一対のMO Sトランジスタのオンオフ動作により交流電圧に 変換される直流電圧派とを含み、この変換された 交流危圧を整流回路により直流危圧とするよう機 成されたDC-DCコンパータであって、前記ド ライプトランスの二次創巻線と前記MOSトラン ... ジスタの創御電極との間に直列に夫々インダクタ ンス米子を設けたことを特徴とするDC-DCコ

(2) 前記インダクタンス素子は前記ドライブ トランスのリーケッジインダクタンスからなるこ とを特徴とする特許額求の範囲第1項のDC-D

3. 発明の詳細な説明

技術分野

本発明はDC-DCコンバータに関し、特に少 なくとも一対のスイッチングMOSトランジスタ をドライブトランスからのパルス状交流信号によ り交互にオンオフ制御して直流電圧を交流環圧に 変換複整流して直流化するようにしたDC-DC コンバータに関するものである。

従来技術

この種のDC-DCコンバータの回路例を第2 図に示す。図において、回路1は、第1の直流電 圧凍11をトランジスタ12、13のオンオフ斜 舞によりパルス状の交流電圧に変換する直流ー交 旅変換部である。トランス2はこのパルス状の交 流電圧を次数のスイッチング用MOSトランジス タ4~5へ供給するためのドライブトランスであ

このスイッチング用MOSトランジスタ4. 5

の各制御電極はドライブトランス2の二次登録2 1及び22の各登始めに夫々接続されており、各 ソース電極は二次巻線21及び22の各巻終りに 夫々接続されている。

そして、第2の直流電圧減8の間にこれ等両M OSトランジスタ4、5及びトランス9の一次巻 はが直列に接続されている。

他の一対のスイッチング用MOSトランジスタ6、7の各ゲート電優にも、同様なパルス状の交流電圧が印加されるべく、直流一交流変換回路 1 とドライブトランス 2 と全く同等の構成のドライブ回路が設けられているが、第 2 図では簡単化のために省略している。

この一対のMOSトランジスタ6、7も第2の 直流電圧減8の間にトランス9の二次巻線と共に 直列に挿入されている。

これ等スイッチング用MOSトランジスタ4~ 7によって第2の直流電圧源を交流電圧に変換し、 この変換された交流電圧をトランス9を介して整 流回路3へ供給することにより、最終的に希望す

なっている。このスイッチング信号の立上り、、立下り時の各選延時間を短縮させることにより、各選延時間を短か立上り、立下り時の各選を出すると、スイッチングトランジスタ6、7の出力であるなり、ドレイン間の寄生容量)を充電するための電流のピーク値が増大することになる。

よって、オントランジスタ4、5のドレイン、ソース間を流れるスパイク状の電流のピーク値が増大し、MOSトランジスタ4、5に印加されるストレスが大となると共に、ノイズも増大する。

回様に、MOSトランジスタ6、7のオン時には、オフ時のトランジスタ4、5の出力容量(寄生容量)を充電する電流のピーク値が増大して、 前述と同様な問題が生じることになる。

発明の目的

そこで、本発明はかかる従来のものの問題点を 解消すべくなされたものであって、その目的とす るところは、スイッチング用MOSトランジスタ る直流電圧が得られるようになっている。

かかる構成において、直流 - 交流変換回路 1 により交流化されたパルス状電圧はトランス 2 の二次巻線 2 1 及び 2 2 へ夫々伝達され、対応するトランジスタ4, 5 の各制御電極へ入力される。

トランジスタ6、7の各制物電極へも図示せなドライブ回路から同様にパルス状で圧が供給される。この場合、トランジスタ4、5がオンしているときには、トランジスタ4、5がオフのとなったおり、逆にトランジスタ4、5がオフのとき、トランジスタ6、7はオンとなる様に制御される。

従って、トランス9の二次巻線には第2の直流 電圧録8から交互に方向の異なる電流が流れることになり、よって第2の直流電圧減8が交流電圧 に変換されるのである。この交流電圧が整流回路 3により整流平滑化されて所望の直流電圧として 出力される。

この様な従来の D C - D C コンバータでは、スイッチング用の M O S トランジスタのゲートとソース間にスイッチ用パルス信号を印加するように

のストレスの低減とノイズ防止を可能としたDC -DCコンバータを提供することである。

発明の構成

实施 例

以下に本発明の実施例を図面を参照して説明する。

第1図は本発明の実施例の回路図であり、第2

特務平3-128673(3)

図と同毎部分は同一符号により示されている。第 1 図において、 第 2 図と異なる部分のみについて 述べると、ドライプトランス2の二次巻線21, 22の各巻始めと対応トランジスタ4.5の制御 電極との間に夫々インダクタンス素子23,24 が直列に挿入されている点である。

他のMOSトランジスタ6、7の各制御電極と ドライブトランスの二次巻線の巻始めとの間にお いても、同様に直列にインダクタンス素子が設け られているものとする。

他の回路構成及び動作については第2図の回路 のそれと同等であり、説明は省略する。

こうすることにより、トランジスタ4,5が同 時にオンするとき、これ等トランジスタのゲート、 ソース間電圧の立上り遅延時間はインダクタンス MOSトランジスタのゲート電極に直列にインダ 23. 24によって長くなり、オフ時のトランジ スタ6、7の出力容量がその間充電されるのでく オン時のトランジスタ4,5のドレイン、ソース 電流の立上り時におけるスパイク状の電流ピーク 値を低減させることができることになる。

となるという効果がある。

特に、インダクタンス素子としてドライブトラ ンスのリーケッジインダクタンスを積極的に用い る構成とすれば、回路の実装スペースを大とする 必要がなくなる。

4. 図面の簡単な説明

第1図は本発明の実施例の回路図、第2図は従 来のDC-DCコンパータの回路例を示す図であ

主要部分の符号の説明

2 … … ドライブトランス

3 … … 整流回路

4~7……スイッチング用MOSトランジ

2 4

8 -- · · · · 直流電圧源

21,22……二次卷線

23, 24……インダクタンス素子

出顧人 甲府日本電気株式会社 代.理 人 弁 頂 十 Ma 311

トランジスタ6,7がオンの場合にも、同様に インダクダンス素子の作用によって同一の効果が 得られるものである。

排入されたインダクタンス素子23,24はデ ィスクリートなものでも良いが、実装スペースを 小さくするためには、ドライプトランス2に等価 的に生成されるリーケッジインダクタンスを積極 的に用いることもできる。このリーケッジインダ クタンスを積極的に生成するには、例えばドライ プトランス2の岩線をより大としたり、トランス の結合度を疎結合状態に設計することが考えられ

発明の効果

似上の如く、本発明によれば、スイッチング用 クタンス素子を挿入することにより、当該トラン ジスタのゲートに印加されるドライブ用パルス電 圧の立上り遅延時間を大とすることができるので、 スイッチング用MOSトランジスタに印加される ストレスの低減とノイズの低減を図ることが可能

